场效应晶体管(FET)

的场效应晶体管(FET)是一种电子器件，其中电场是用来调节电流的。为了实现这一点，在器件的栅极和源端施加一个电位差，从而改变漏极和源端之间的电导率，导致受控电流流过这些终端。

场效应晶体管被称为单极晶体管因为它们被设计成单载波类型的设备。你会发现不同类型的场效应晶体管可用。

象征

n通道和p通道jfet的图形符号如下图所示。

您可以清楚地注意到，对于n通道设备，指向内的箭头标记指示了I的方向_G(栅极电流)应该在p-n结正偏时流动。

对于p通道器件，除了箭头符号的方向不同之外，条件是相同的。

FET和BJT的区别

场效应晶体管(FET)是一种三端器件，设计用于广泛的电路应用，在很大程度上补充那些BJT晶体管。

虽然你会在BJTs和jfet之间发现显著的差异，但实际上有几个匹配特征，将在下面的讨论中讨论。这些器件之间的主要区别是BJT是一个如图5.1a所示的电流控制器件，而JFET晶体管是一个如图5.1b所示的电压控制器件。

简单地说，当前的I_C图5.1a为I水平的直接函数_B．对于场效应晶体管，电流I是电压V的函数_GS图5.1b所示的输入电路。

在这两种情况下，输出电路的电流将由输入电路的参数控制。在一种情况下是电流电平，在另一种情况下是外加电压。

就像双极晶体管的npn和pnp一样，你会发现n沟道和p沟道场效应晶体管。但是，你应该记住BJT晶体管是一个双极器件，前缀bi-表示传导水平是两个载流子的函数，电子和空穴。

另一方面，场效应晶体管是单极设备这完全取决于电子(n-沟道)或空穴(p-沟道)传导。

“场效应”可以这样解释:我们都知道永磁体在没有任何物理接触的情况下吸引金属屑的力量。类似地，在场效应晶体管内部，一个电场是由现有的电荷产生的，这些电荷影响输出电路的传导路径，而控制量和被控制量之间没有任何直接接触。也许场效应晶体管最重要的特点之一是它的高输入阻抗。

从1到几百兆欧的数量级，它显著超过BJT配置的正常输入电阻范围，这是开发线性交流放大器模型时一个非常重要的属性。

然而，BJT对输入信号的变化具有更大的灵敏度。这意味着，在输入电压变化相同的情况下，BJTs的输出电流变化通常比fet的输出电流变化明显。

正因为如此，标准交流电压增益BJT放大器可以比fet高得多。

一般来说，fet比BJTs有更大的热弹性，而且通常在结构上也比BJTs更小，这使得它们特别适合作为集成电路嵌入(I_C)芯片。

另一方面，一些场效应晶体管的结构特性使得它们对物理接触比bjt更加敏感。

更多的是机器/ JFET的关系

• 对于BJT V_是= 0.7 V是开始分析其结构的重要因素。
• 类似地，参数I_G在分析JFET电路时，通常首先考虑的是= 0 A。
• 对于BJT构型，I_B往往是需要确定的第一个因素。
• 同样，对于JFET，它通常是V_GS．

在本文中，我们将重点讨论jfet或结场效应晶体管，在下一篇文章中，我们将讨论金属氧化物半导体场效应晶体管或mos场效应晶体管。

jfet的结构与特点

正如我们所了解到的，早期的JFET有3个引线。其中一个控制另外两个之间的电流。

就像BJTs一样，在jfet中，n通道设备也比p通道设备使用得更为突出，因为与p设备相比，n通道设备往往更高效和用户友好。

在下图中，我们可以看到n通道JFET的基本结构或结构。我们可以看到n型成分在p型层间形成了主通道。

n型沟道的上部通过欧姆触点与一个名为漏极(D)的端子连接，而同一沟道的下部也通过一个欧姆触点与另一个名为源(S)的端子连接。

p型材料的一对与被称为栅极(G)的端子连接在一起。本质上，我们发现漏极和源极连接在n型沟道的两端。所述门端连接到一对p通道材料上。

当没有电压施加在一个jfet，它的两个p-n结是没有任何偏置条件。在这种情况下，每个结上都存在一个耗尽区域，如上图所示，这看起来很像一个二极管的p-n区域在无偏置下。

水的比喻

JFET的工作和控制操作可以通过下面的水的类比来理解。

在这里，可以将水压与从排水处向水源处施加的电压大小进行比较。

水的流动可与电子的流动相比较。龙头的口部模拟了JFET的源端，而龙头的上半部分则模拟了JFET的排水。

水龙头旋钮的作用就像JFET的门。在输入电势的帮助下，它控制电子(电荷)从排水口流向水源，就像水龙头旋钮控制嘴上的水流一样。

从JFET结构中我们可以看到，漏极和源极在n沟道的两端，由于这个术语是基于电子流的，我们可以写:

V_GS= 0 v, v_DS一些积极的价值

在图5.4中，我们可以看到一个正电压V_DS在n通道上应用。门端直接连接到源端以形成条件V_GS= 0 v。这使得栅极和源端处于相同的电位，并导致每个p材料的下端耗尽区域，正如我们在上面的无偏置条件下看到的第一个图中所示。

一电压V_DD(= V_DS)时，电子被拉向漏极端，产生常规电流ID，如图5.4所示。

电荷流动的方向表明漏极电流和源极电流大小相等(I_D=我_年代)．根据图5.4所示的条件，电荷的流动看起来相当不受限制，只受漏极和源极之间n通道电阻的影响。

你可以观察到在这两种p型材料的顶部周围的消耗区域更大。图5.5可以很好地解释区域大小的差异。让我们想象在n通道中有一个均匀的电阻，这可以被分割到图5.5所示的截面。

当前我_D可以通过同图中指出的通道建立电压范围。因此，p型材料的上区域将反向偏压1.5 V左右，而下区域仅反向偏压0.5 V。

这一点，p-n结是反向偏置沿整个通道产生的栅极电流与零安培显示在同一图。这个特征导致我_G= 0 A是JFET的一个重要特性。

随着V_DS当电势从0增加到某一伏特时，电流根据欧姆定律和I的曲线增加_D和V_DS如图5.6所示。

从图的比较直线性可以看出，对于V的低值区域_DS时，阻力基本均匀。随着V_DS上升并接近图5.6中VP的水平，如图5.4所示耗竭区域扩大。

这导致了通道宽度的明显降低。传导路径的减小导致电阻的增大，产生了图5.6的曲线。

曲线越水平，电阻越高，表明在水平区域电阻趋于“无穷大”欧姆。当V_DS增加到一种程度，使图5.7所示的两个耗损区域似乎可能“接触”，从而引起一种称为夹断的情况。

V_DS发展这种情况叫做夹止电压，用V表示_P如图5.6所示。一般来说，掐掉这个词是有误导性的，因为它意味着当前的I_D被“夹断”并下降到0 A。正如图5.6所证明的那样，在本例中这一点几乎不明显。我_D保持饱和水平，特征为I_DSS在图5.6。

真相是一个非常小的通道继续存在，具有显著的高度集中的电流。

ID不下降的点夹止并保持图5.6所示的饱和水平，其证明如下:

由于没有漏极电流，消除了通过n沟道材料确定沿p-n结反向偏置量变化的可能性。最终的结果是所触发的耗竭区域分布的损失夹止开始。

随着V的增加_DSV以上_P时，两个耗竭区相互接触的密切接触区沿河道长度增加。然而，ID级别基本上没有改变。

因此V时刻_DS大于V_p，获得了电流源的特性。

如图5.8所示，JFET中的电流在I_D=我_DSS，但电压V_DS高于VP是由连接的负载建立的。

IDSS表示法的选择是基于漏极到源极电流在栅极到源极之间有一个短路链接这一事实。

进一步的调查给了我们以下的评价:

我_DSS是JFET的最高漏极电流，是由V_GS= 0v和V_DS> | |副总裁。

请注意，在图5.6 V_GS为0V，表示曲线的完整拉伸。在接下来的章节中，我们将学习图5.6的属性是如何被V级别所影响的_GS是多种多样的。

V_GS< 0 v

施加在栅极和源端的电压被表示为VGS，它负责控制JFET的操作。

如果我们以BJT为例，就像I的曲线_C对V_CE为不同的I_B类似于I的曲线_D对V_DS对于不同水平的V_GS可以为JFET对等物创建。

为此，门端被设置在一个低于源电位水平的持续低电位上。

参考下图5.9，在栅极/源端施加-1V以降低V_DS的水平。

目标负电位偏置V_GS是开发类似于V的枯竭区域吗_GS= 0，但V显著减小_DS．

这使门达到一个V水平较低的饱和点_DS如图5.10所示(V_GS= 1 v)。

I对应的饱和水平_D会随着V而递减吗_GS会变得更消极。

从图5.10中可以清楚地看到，夹断电压是如何以V为抛物线的形式持续下降的_GS变得越来越消极。

最后,当V_GS= - v_p，它得到充分的负，以建立饱和水平，最终是0毫安。在这个级别上，JFET是完全“关闭”的。

V级_GS这导致我_D达到0毫安的特性是V_GS= V_P,其中V_P对于n沟道器件是负电压，对于p沟道jfet是正电压。

通常，您会发现大多数JFET数据表都在显示夹止额定电压V_GS(下)而不是V_P．

上图中掐断轨迹右侧的区域是线性放大器中常规用于实现无失真信号的地方。这个区域通常被称为恒流、饱和或线性放大区域。

压控电阻

在同一图形中，夹断轨迹左侧的面积称为欧姆区或电压控制电阻区。

在这个区域，器件实际上可以作为一个可变电阻(例如在自动增益控制应用中)，其电阻通过应用的门/源电位控制。

你可以看到每条曲线的斜率也表示了JFET V的源/漏电阻_DS< V_P恰好是作用于V的函数_GS的潜力。

当我们使VGS在负电位下升高时，每条曲线的斜率变得越来越水平，呈现出相应增加的阻力水平。

我们能够得到一个很好的初始近似电阻水平相对于VGS电压，通过以下方程。

p沟道JFET工作

p道JFET的内部布局和结构与n道JFET完全相同，除了p和n型材料区域颠倒，如下图所示:

电流流动的方向也可以看作是反向的，以及电压VGS和VDS的实际极性。在p通道JFET的情况下，通道将受到限制，以响应增加的正电位通过门/源。

用双下标表示V_DS会对V产生负电压吗_DS，如图5.12所示。在这里，你可以找到我_DSS在6毫安，而夹断电压在V_GS= + 6 v。

请不要因为V的负号的存在而感到困惑_DS．它只是表明源端具有比漏端更高的电位。

你可以看到高V的曲线_DS水平突然上升到看起来不受限制的值。垂直显示的上升表示故障情况，这意味着在此时通过通道设备的电流完全由外部电路控制。

虽然这在图5.10中对于n通道器件并不明显，但在电压足够高的情况下，这可能是一种可能。

这个区域可以消去如果V_{DS (max)}从设备的数据表中记录，并且设备被配置为实际的V_DSvalue低于任何V的记录值_GS．